迩来，，，PCI-SIG正式宣布PCIe 8.0规范，，，将数据传输速率推高至256GT/s，，，再次完结带宽翻倍，，，这无疑是PCIe手艺开展历程中的又一里程碑。。

从串行总线刷新到每秒256GT的速率突破，，，PCIe手艺用20余年时刻重构核算机数据传输名堂。。在现在的手艺矩阵中，，，PCIe凭仗其特征优势与配合定位，，，不但是衔接主板与种种扩展卡的桥梁，，，更在数据中心、云核算、高功效核算等领域肩负着数据高速流通的重担。。

回忆这一开展历程，，，一系列值得深思的问题闪现：

PCIe手艺怎么历经二十余载风雨洗礼，，，在迭代之路上一起狂飙？？？？？

PCIe在许多专用互联手艺的攻击下，，，怎么占有职业中心位置？？？？？

站在手艺刷新的十字路口，，，PCIe又将怎么突破枷锁、迭代演进，，，为未来核算架构拓荒全新的理想空间？？？？？

尤其是在高速互联手艺一直演进确当下，，，咱们需求深化剖析PCIe的开展头绪，，，及其配合定位与鸿沟，，，探寻其间的谜底。。

从PCI到PCIe，，，突破古板互联枷锁

PCIe全称为Peripheral Component Interconnect Express，，，起源由Intel在2001年提出，，，是一种高速串行核算机扩展总线规范，，，用于衔接主板和高速外围装备，，，后续交由PCI-SIG（PCI特殊喜欢安排）认证后，，，该规范被命名为“PCI-Express”，，，简称“PCIe”，，，旨在取代旧的PCI、PCI-X和AGP总线规范。。

在PCIe降生之前，，，核算机主要依赖于并行总线手艺举行内部数据传输。。最具代表性的并行总线手艺是PCI（Peripheral Component Interconnect）。。PCI总线在1992年由Intel推出，，，旨在处置惩罚前期ISA和VLB总线的速率和兼容性问题。。PCI总线可以支持多个装备同享数据途径，，，最大带宽为133 MB/s，，，这在其时现已十分高效。。

可是，，，随着核算机硬件功效的一直前进，，，PCI总线的约束性逐步闪现。。并行传输步伐导致信号衰减严肃，，，时钟同步变得难题，，，约束了传输速率的进一步前进。。这些要素推进了对PCIe新式总线手艺的需求。。

图源：FMS

作为现代核算渠道的中心互联手艺，，，PCIe凭仗串行总线架构完结了对古板PCI并行总线的周全刷新。。相较于并行传输形式，，，PCIe经由三大中心特征突破了古板手艺的约束：

串行通讯机制：以串行传输取代并行架构，，，从物理层削减信号搅扰，，，显着前进数据传输功率与有用距离；；；；

点对点衔接妄想：每个外设经由自力链路直接对接根复合体，，，消除总线竞赛瓶颈，，，完结数据传输的直接性与高效性；；；；

可扩展带宽才华：支持经由通道（Lane）数目线性扩展带宽，，，迅速匹配差别装备的功效需求。。

这些手艺特征不但为显卡、存储装备、网卡等外设供应了远超古板PCI的传输带宽与更低推延，，，更经由高效资源调理下降系统占用，，，成为支持今世核算机硬件高速互联的中心手艺柱石，，，深刻影响着整个核算系统的架构妄想与功效优化偏向。。

图源：信维智算

随着PCIe手艺的一直开展和运用，，，至今已历经多代迭代晋级，，，已开展为现代核算机硬件互联的中心手艺，，，精准适配了今世核算渠道对带宽继续增添的需求, 其会员公司数目阻止2024年12月已达1000家。。

速率狂飙20年：PCIe 1.0到8.0的迭代之路

自2003年宣布首个版别以来，，，PCIe开展至今现已从起源的1.0晋级到了8.0，，，阅历了一再主要迭代，，，数据传输速率和功效一直前进。。

主要咱们介绍一下PCIe规范的演进前史以及各代PCIe规范之间的主要差别：

PCIe 1.0：

串行互联起点，，，2.5GT/s洞开总线刷新

作为PCI Express手艺的首个规范，，，PCIe 1.0于2003年由PCI-SIG正式推出，，，标记着从古板PCI总线向串行互联架构的转型。。

PCIe 1.0单通道传输速率为2.5GT/s，，，选用8b/10b编码，，，单通道带宽约250MB/s。。相较于并行PCI总线，，，PCIe 1.0经由点对点串行链路妄想，，，大幅下降了信号搅扰，，，前进了数据传输的稳固性与功率。。这一带宽远超PCI，，，总线的速率获得了显着前进。。

2005年推出的PCIe 1.1版别对规范细节举行弄清与优化，，，未改动中心速率，，，为后续迭代涤讪了兼容性根底，，，成为前期显卡、网卡等外设的干流衔接规范。。

PCIe 2.0：速率翻倍与兼容性接连

随着手艺的前进，，，2007年头PCIe 2.0正式宣布。。

PCIe 2.0在PCIe 1.x的根底上完结了传输功效的跨越式前进，，，每通道速率从2.5GT/s翻倍至5GT/s，，，单通道带宽前进至500MB/s，，，x16装备下总吞吐量达8 GB/s。。

PCIe 2.0规范在手艺上接连了串行链路架构，，，经由优化信号完好性妄想（如增强发射端预加剧），，，在坚持与前代装备彻底向后兼容的一起，，，知足了高清显卡、高速存储等外设对带宽增添的需求。。

这一版别的广非寰缠了消耗电子与效劳器领域的硬件晋级，，，成为PCIe手艺从起步走向老练的要害节点。。

PCIe 3.0：

CTLE手艺为高功效显卡与SSD铺路

2010年11月，，，几经推延的PCIe 3.0规范正式宣布，，，标记着PCIe手艺进入高效传输新阶段。。该版别完结了每通道8GT/s的传输速率，，，单通道带宽前进至约1GB/s，，，一起起源运用更高效的128b/130b编码妄想来优化传输功率，，，并坚持了与PCIe 2.0在软件及机械接口上的彻底兼容。。

为支持高频传输需求，，，PCIe 3.0引进接纳端接连时刻线性平衡（CTLE）等先进信号处置惩罚手艺，，，相助发送器去加剧机制与接纳器平衡妄想，，，有用赔偿高频信号衰减，，，显着前进了信号完好性。。别的，，，其经由协议栈优化下降传输推延，，，并晋级电源治理机制完结细腻化功耗操控，，，可一起知足移动装备与数据中心的能效需求。。

作为2010年月消耗级与企业级硬件的干流互联规范，，，PCIe 3.0为高功效显卡、SSD等装备供应了足够带宽支持，，，推进了核算渠道功效的全体跃升。。

PCIe 4.0：解锁NVMe SSD满速潜能，，，

推进消耗级阛阓普遍

2017年，，，PCIe 4.0规范面世，，，完结了传输速率的再次翻倍，，，每通道速率达16GT/s，，，单通道带宽约2GB/s，，，编码妄想接连高效的128b/130b名堂。。一起，，，手艺上接连前代信号完好性优化思绪，，，经由增强平衡算法与时钟同步机制，，，相助计时器扩展通道妄想的妄想，，，有用优化长距离信号传输稳固性，，，为高速率下的链路可靠性供应中心支持。。

作为首个周全支持NVMe SSD满速运转的PCIe版别，，，PCIe 4.0的高带宽才华显着释放了存储功效潜力，，，一起为高功效核算、数据中心AI加速等场景的高带宽需求供应了要害支持。。该规范由AMD锐龙3000系列CPU主要大妄想选用，，，凭仗对前代装备的彻底向后兼容性完结滑润过渡，，，快速推进其在消耗级与企业级阛阓的普遍，，，成为衔接SSD、GPU等高速外设的中心互联规范。。

PCIe 5.0：

三大手艺刷新，，，中心功效继续前进

自PCIe 4.0推出后，，，手艺迭代节奏显着加速。。

图源：PCI-SIG

PCI-SIG于2019年5月正式宣布PCIe 5.0规范，，，在坚持与前代手艺向后兼容的根底上，，，完结传输速率的翻倍前进，，，抵达32GT/s，，，单通道带宽前进至约4GB/s，，，经由x16装备可完结128GB/s的吞吐量，，，足以支持数据中心400GE网络的高速传输需求。。

作为PCIe 4.0的扩展性晋级，，，PCIe 羞差鬼&#杀神下山全文阅读无删减31908;语电影无删减5.0接连了老练的手艺结构，，，选用与前代相同的Tx/Rx考试步伐及依据“眼睛”宽度和高度的接纳器应力颤抖校准机制，，，仅经由针对性的电气优化完结功效跃升。。

PCIe 5.0中心手艺刷新体现在三方面：

新增平衡旁路形式，，，支持从 2.5 GT/s 直接切换至 32 GT/s 的链路训练，，，大幅缩短装备初始化时刻，，，为高速链路平衡考试供应高效途径；；；；

经由通道裕度调解和信号平衡手艺的优化，，，有用下降长距离传输的信号丧失，，，前进链路稳固性；；；；

在速率前进的一起完结推延下降，，，相助低功耗妄想，，，完善适配人工智能、机械学习等数据麋集型作业负载的功效需求。。

全体而言，，，PCIe 5.0的规范演进群集于中心功效前进，，，仅在信号完好性增强和高速传输支持等要害领域举行针对性调解，，，以最小化的手艺改动完结了传输功率的跨越式前进。。

PCIe 6.0：重新界说数据传输功率鸿沟

2022年1月，，，PCI-SIG正式宣布PCIe 6.0规范，，，标记着高速互联手艺进入全新开展阶段。。

作为PCIe手艺演进中的里程碑版别，，，PCIe 6.0首次引进脉冲幅度调制 PAM4信号编码，，，在坚持信道带宽稳固的条件下，，，完结了传输速率的翻倍突破，，，单通道数据速率前进至64GT/s，，，对应单通道带宽达8GB/s，，，经由x16装备可供应256GB/s的总吞吐量，，，足以支持数据中心800GE网络的高速传输需求。。

图源：PCI-SIG官网

PCIe 6.0的中心手艺刷新体现在物理层晋级、逻辑层刷新以及兼容性与可靠性等多维度的优化：

物理层晋级：选用PAM4调制手艺取代古板NRZ编码，，，经由四电平信号传输完结相同符号率下的带宽翻倍，，，一起引进前向纠错（FEC）机制，，，有用赔偿高速传输中的信号消耗，，，包管数据完好性；；；；

逻辑层刷新：引进流量操控单位（FLIT）编码，，，将数据封装为牢靠巨细的256B传输单位，，，取代前代的128B/130B编码和DLLP开支，，，显着前进营业层数据包（TLP）的传输功率；；；；

兼容性与可靠性：接连向后兼容妄想，，，一起经由Retimer信号重构、动态链路平衡调校等手艺优化，，，在前进速率的一起下降推延，，，包管多装备在树型拓扑中完结高效通讯。。

这些手艺晋级使PCIe 6.0完善适配AI训练、机械学习、云核算、超大妄想数据中心等新式场景的高带宽需求，，，为5G、高端存储、视觉核算等领域的开展供应了中心支持。。

作为一场重构硬件通讯规则的手艺刷新，，，PCIe 6.0以64 GT/s的高速功效，，，进一步稳固了其在核算机系统互联中的中心位置，，，重新界说了硬件装备间数据传输的功率鸿沟。。

PCIe 7.0：经由光学重准时器突破传输约束

2024年，，，PCI-SIG安排现已宣布了PCIe 7.0规范。。

PCIe 7.0接连了历代版别的功效跃升途径，，，在PCIe 6.0根底上完结带宽翻倍，，，每通道传输速率前进至128GT/s，，，x16通道双向带宽可达512GB/s，，，单通道带宽约16GB/s，，，进一步知足数据中心与AI运用的极致功效需求。。

图源：PCI-SIG官网

手艺上，，，PCIe 7.0沿袭PCIe 6.0的PAM4调制与FLIT形式下的1b/1b编码妄想，，，并坚持对前代规范的向下兼容性。。

依据PCI-SIG妄想，，，该规范将在草案阶段要点优化信道参数与能效水平，，，正本规范于2025年完结制订，，，将于2027年完结预宣布考试 (Pre-FYI)。。

图源：PCI-SIG官网

值得重视的是，，，PCIe 7.0有望引进光学衔接妄想以增强长距离传输功效，，，而职业普遍以为其周全普遍或将推延至2028年左右。。这一晋级将为高速互联手艺注入新动能，，，继续支持数据麋集型场景的开展需求。。

除了宣布规范之外，，，PCI-SIG 还宣告了新的光纤互连规范修订，，，以完结更高的PCIe手艺功效。。“光学感知重准时器工程改变告诉 (ECN)”修订了PCIe 6.4规范和新的PCIe 7.0规范，，，纳入了依据PCIe重准时器的处置惩罚妄想，，，然后供应了首个经由光纤完结PCIe手艺的职业规范化步伐。。预计该手艺将主要运用于人工智能/机械学习和云等数据中心运用，，，一起随着PCIe手艺逐步普遍，，，预计许多细分阛阓将泛起立异用例。。

在高速数据传输和核算需求日益增添的今日，，，PCIe 正在阅历一场史无前例的光互联刷新。。半导体职业视察此前文章《PCIe，，，新刷新》中对此有详细描绘，，，在此不再赘述。。

PCIe 8.0：继续接连带宽翻倍古板

2025年8月，，，PCI-SIG协会宣告正在开发的PCIe 8.0规范将把数据速率前进至256GT/s，，，相较PCIe 7.0再度完结翻倍，，，并妄想于2028年向会员宣布。。经由x16通道装备，，，PCIe 8.0的双向带宽将抵达1TB/s，，，为高带宽核算场景带来史无前例的功效空间。。

图源：PCI-SIG官网

依据PCI-SIG的剖析，，，PCIe 8.0规范在功效前进的一起，，，将继续坚持向后兼容性并知足低推延、可靠性和功耗优化的妄想目的。。要害特征包括：

256.0 GT/s原始比特率，，，x16装备完结1 TB/s双向传输速率

引进新的衔接器手艺，，，知足更高信号完好性需求

优化推延与FEC（前向纠错）机制，，，包管可靠性

增强协议功效以前进有用带宽使用率

继续下降功耗，，，知足绿色数据中心与移动核算需求

依据PCI-SIG宣布的速率开展趋势能看到，，，PCIe规范匀称每三到四年完结一次速率翻倍迭代。。在PCIe 7.0到8.0的跃迁中，，，通道信号质量、走线妄想和封装资料都将面临新的应战。。

未来，，，PCIe 8.0或许推进以下手艺开展偏向：

先进封装与芯片间互连：协同妄想将成为高功效核算渠道的中心竞赛力。。

光互连手艺：在更高传输速率下，，，电信号完好性受限，，，光互连或将在PCIe 9.0以致更早的扩展中引进。。

系统功耗优化：数据中心对能效的苛刻要求将增进PCIe协议继续迭代低功耗特征。。

PCIe的阛阓剖析与优势图谱

（PCIe1.0-8.0的带宽比照表格 图源：PCI-SIG官网）

在曩昔二十多年中，，，PCIe手艺一直是高功效、低推延I/O衔接的首选处置惩罚妄想。。从1.0的2.5 GT/s到7.0的128 GT/s，，，再到8.0的256 GT/s，，，PCIe简直每一代都将速率翻倍，，，显示出手艺开展的迅猛速率。。

这一趋势的背面，，，是核算需求的继续迸发，，，也反应出PCIe手艺对高功效核算、数据传输需求继续增添的支持效果。。

AI/ML训练与推理：大模子训练已突破数千亿参数妄想，，，GPU、AI加速卡和存储系统的互连需求激增。。

高速网络与边际核算：低推延传输和海量数据处置惩罚要求更高的I/O带宽支持。。

量子核算与HPC：需求高吞吐、低推延的系统级互连架构。。

轿车与国防领域：自动驾驶和航空电子对实时性和可靠性的要求使高速总线规范成为要害组件。。

从运用阛阓来看，，，PCle在多个职业场景中有着差别的运用状态。。云核算领域占有最大比例（逾越50%），，，预计将继续主导PCle架构在数据中心和效劳器领域的运用阛阓！；；；；在轿车阛阓中，，，PCle的选用率自2020年起稳步上升，，，这是由于轿车职业对AI和ADAS需求增添所造成的；；；；移动装备阛阓中，，，PCle的阛阓比例稳固在10%-20%左右，，，主要用于智能装备和高效互联手艺；；；；消耗类电子阛阓里，，，PCle的比例逐步扩展，，，在家庭装备和小我私家电脑中继续获得运用；；；；而在工业领域，，，随着工业自动化和IoT的开展，，，PCle的选用率呈缓慢增添趋势，，，其主要性日益凸显。。

图源：FMS

详细来看，，，PCIe接口凭仗其高带宽和低推延的特征，，，被普遍运用于种种核算装备中：

图形处置惩罚器（GPU）： PCIe接口用于衔接高功效GPU，，，为图形陪衬、人工智能训练等使命供应高速数据传输通道；；；；

CPU与主板芯片组通讯：CPU处置惩罚器经由PCIe通道与主板南桥芯片（PCH）衔接，，，操控周边装备（如USB、SATA接口）；；；；

固态硬盘（SSD）： PCIe接口被普遍用于NVMe SSD，，，显着前进了存储装备的读写速率；；；；

网络接口卡（NIC）： 高带宽的网络接口卡一样平常选用PCIe接口，，，包管数据传输的高效性；；；；

高功效核算（HPC）： 在HPC系统中，，，PCIe接口用于衔接差别核算节点和存储装备，，，以完结数据的高速传输。。

不难明确，，，PCIe作为普遍选用的芯片间互联协议，，，其架构优势在于削减羞杀神下山全文阅读无删减046;鬼粤语电影无删减了互操作性应战。。这一特征有助于用户完结异构核算，，，行将CPU、GPU和AI加速器举行连系，，，经由规范化的互联手艺，，，极大地前进了异构核算的功率和功效。。

尤其是在对 AI 手艺的支持方面，，，PCIe具有高带宽、低推延和兼容性的特色，，，这些特征使其成为支持AI手艺普遍安排和增添的主要柱石。。其前向和后向兼容性协助决议者在安排AI手艺时前进迅速性，，，可以有用缩短安排周期，，，并且下降安排危险，，，这使得PCIe在AI职业的选用率将会很高。。

依据此，，，有相关数据推测，，，到2030年，，，PCIe手艺在AI阛阓！（包括边际AI和数据中心AI）的总可用阛阓预计可达27.84亿美元，，，年均复合增添率为22%。。其间，，，边际AI阛阓预计将以50%的年均复合增添率快速增添，，，这是由于企业一直安排边际效劳器且AI手艺日益普遍。。

PCIe应战与竞合：专用手艺攻击下的困绕之路

PCIe接口从2001年开展至今，，，在协议的完好性上现已树驻足够高的“护城河”。。

但随着职业一直演进，，，在GPU卡间互联系统中，，，PCIe作为古板互联接口正面临显着应战。。该系统选用CPU与GPU辨别的架构，，，CPU担当使命调理，，，GPU专心并行核算，，，而处置惩罚器间的互联带宽和拓扑结构直接影响功效施展。。

古板架构中，，，GPU经由PCIe衔接CPU导致无法直接点对点通讯，，，且CPU供应的PCIe通道数目约束了GPU扩展；；；；纵然依附PCIe Switch完结多GPU接入和P2P通讯，，，随着GPU占比攀升，，，PCIe带宽远低于处置惩罚器与外地内存的带宽，，，逐步成为系统功效瓶颈。。

为突破这一约束，，，英伟达和AMD划分推出NVLink、Infinity Fabric等面向GPU的高速互联手艺，，，经由更高带宽和更低推延前进数据传输功率，，，支持大妄想GPU集群构建，，，充分释放核算潜力。。但此类手艺归于厂商私有妄想，，，难以跨渠道适配其他GPU场景，，，保存生态关闭性约束，，，也推进了洞开异构智能加速系统的探讨。。

在此背景下，，，2024年5月由Google、Meta、微软、AMD、Intel等科技巨子联合建设的UALink（Ultra Accelerator Link）同盟应运而生。。该同盟致力于开发洞开的职业规范，，，群集AI数据中心GPU网络通讯优化，，，旨在突破英伟达在该领域的主导位置，，，经由会聚职业实力供应更高效、迅速的跨渠道处置惩罚妄想，，，呼应人工智能对高速数据传输的迫切需求，，，推进手艺相助与立异开展。。

别的，，，在PCIe面临NVLink等专用互联手艺攻击、带宽瓶颈逐步凸显的趋势下，，，Intel早在2019年3月还推出了CXL（Compute Express Link）协议接口，，，为高功效异构核算场景供应新的互联处置惩罚妄想。。

CXL选用“兼容演进”战略，，，将协议封装于PCIe链路层数据包中传输，，，在CPU端的PCIe总控后端经由营业标识分流CXL专属营业至专门处置惩罚逻辑，，，完结了与PCIe 5.0接口规范的兼容，，，可直接在PCIe 5.0架构上运转，，，既接连了PCIe的硬件生态根底，，，又进一步稳固了其在核算机系统中的中心影响力。。

该协议的中心目的是完结CPU与GPU、FPGA及其他加速器之间的高速高效互联，，，知足异构核算对低推延、高带宽数据交互的需求。。从生态结构来看，，，Intel经由构建这一通往内存的“高速路”，，，妄想在GPU、DPU等加速装备的互联中掌握主导权——例如第四代英特尔至强可扩展处置惩罚器最多支持4个CXL装备，，，兼容CXL Type1和Type2类型，，，经由装备接入数目与类型的操控形成对加速装备的制衡。。现在NVIDIA等厂商也已加入CXL同盟，，，这一洞开协议不但为内存麋集型和IO麋集型场景供应更高功效价值，，，更成为Intel在高速互联领域应敌手艺应战、平衡职业生态的要害结构。。

在AI年月网络互联手艺的选型中，，，PCIe、NVLink、CXL等妄想的挑选成为职业重视的焦点。。

不过，，，这一挑选并非简单手艺优劣的判别，，，而是需求连系多重维度归纳考量，，，未来手艺名堂的演化不但依赖于手艺立异的突破，，，更受阛阓需求导向与职业协作生态的深刻影响。。关于企业而言，，，在AI网络互联的手艺选择中，，，需依据自己对功效指标、资源操控、运用场景适配及长时间开展兼容性的归纳评价，，，才华在动态改变的手艺浪潮中找到最适合的途径。。

写在最终

现在数据中心中普遍运用的代次是PCIe 5.0和PCIe 6.0；；；；2027年后PCIe 7.0或将起源大妄想选用，，，逐步普遍并顶替前代规范；；；；PCIe 8.0的妄想化运用预计泛起在2030年以后，，，将进一步前进带宽和传输功效。。

图源：FMS

那么，，，PCIe传输速率每代次翻倍，，，是否具有可继续性？？？？？

对此有专家批注，，，只管PCIe传输速率每代次翻倍的趋势只管已继续了许多年，，，但其可继续性逐步面临多方面的应战。。从手艺和物理层面来看，，，这一增添趋势并非无限继续。。若是要包管传输速率的继续增添，，，还将在许多手艺方面施展主要效果，，，例如：

先进信号调制，，，例如选用的PAM4调制手艺，，，在未来或许进一步优化或引进更杂乱的信号编码。。

光互连手艺取代铜线传输的部分约束，，，光纤互连可完结更高带宽和更低功耗。。

封装与资料立异经由改善主板布线、半导体资料和封装手艺，，，削减信号消耗。。

更高效的过错纠错手艺优化FEC和CRC等手艺，，，下降高速传输的误码率。。

展望未来，，，PCIe手艺的速率演进将深度饯别“光-电协同、软硬连系、场景泛化”的开展逻辑。。从PCIe 8.0完结256 GT/s的带宽突破，，，到更久远的手艺迭代，，，其间心突破途径明晰可辨：经由光互连手艺突破电信号传输的物理瓶颈，，，依托协议架构立异前进传输功率，，，依附智能化调理优化资源分派。。这种多维协同的手艺蹊径，，，旨在高速率、低推延、高可靠性与资源效益之间构建精准平衡。。

作为支持数字根底设施的中心互联手艺，，，PCIe不但将继续稳固在通用核算领域的柱石位置，，，更将成为AI训练集群、量子-经典混淆核算等前沿场景的“数字高速公路”。。其洞开生态与继续进化才华，，，将为数字经济的妄想化立异供应坚实的手艺底座，，，推进核算架构向更高效、更迅速、更具扩展性的未来演进。。

*免责声明：本文由作者原创。。文章内容系作者小我私家看法，，，半导体职业视察转载仅为了转达一种差别的看法，，，不代表半导体职业视察对该看法赞许或支持，，，若是有任何异议，，，接待联络半导体职业视察。。

本文来自微信公共号 “半导体职业视察”（ID：icbank），，，作者：L晨光，，，36氪经授权宣布。。